Family list

1 application(s) for: JP10341024 (A)

## 1 THIN FILM SEMICONDUCTOR DEVICE

Inventor: YAMAZAKI SHUNPEI ; CHIYOU KOUYUU (+1)

Applicant: SEMICONDUCTOR ENERGY LAB IPC: G02F1/136; G02F1/1368; H01L21/268; (+9)

EC:

Publication info: JP10341024 (A) — 1998-12-22 JP3386713 (B2) — 2003-03-17

Data supplied from the esp@cenet database — Worldwide

### THIN FILM SEMICONDUCTOR DEVICE

Publication number: JP10341024 (A)

Publication date: 1998-12-22

Inventor(s): YAMAZAKI SHUNPEI; CHIYOU KOUYUU; TAKEMURA

YASUHIKO

Applicant(s): SEMICONDUCTOR ENERGY LAB

Classification:

- international: G02F1/136; G02F1/1368; H01L21/268; H01L21/336;


H01L29/786; G02F1/13; H01L21/02; H01L29/66; (IPC1-7): H01L29/786; G02F1/136; H01L21/268; H01L21/336

- European:

Application number: JP19980073051 19980309 Priority number(s): JP19980073051 19980309

#### Abstract of JP 10341024 (A)

PROBLEM TO BE SOLVED: To fabricate TFTs having different characteristics on the same substrate through same process by combining a low temperature anneal process with pulse laser irradiation or varying the conditions of pulse laser irradiation. SOLUTION: Crystallinity is improved in a region 204 by irradiating an amorphous silicon film on a substrate 201 with KrF excimer laser. Crystallinity is then improved for the entire silicon film including a region 203 by irradiating the entire surface of the substrate 201 with KrF excimer laser. Subsequently, the silicon film is patterned insularly to form the insular region 209 of a peripheral circuit and the insular region 210 of an active matrix region. Thereafter, impurities are implanted into the insular silicon film by ion doping while being self-aligned; Finally, it is irradiated with KrF excimer laser in order to introduce an impurity region thus improving the degraded crystallinity. According to the method, N type regions 215, 217 and a P type region 216 are formed.



Also published as:

7 JP3386713 (B2)

Data supplied from the esp@cenet database — Worldwide

- (19) Japan Patent Office (JP)
- (12) Publication of Patent Application (A)
- (11) Patent Application Laid-Open No.:H10-341024
- (43) Laid-Open Date: December 22, H10 (1998)

5	(51) Int. Cl.6		Identification Symbol	FI		
	H01L	29/786		H01L	29/78	627G
		21/336		G02F	1/136	500
	G02F	1/136	500	H01L	21/268	F
	H01L	21/268			29/78	612B

10

Request for Examination: Not requested

Number of Claims: 1 FD (9 Pages in Total)

- (21) Application No.: Japanese Patent Application No. H10-73051
- (62) Division of Application: Division of Japanese Patent Application No. H4-275412
- 15 (22) Application Date: September 18, H4 (1992)
  - (71) Applicant: 000153878

Semiconductor Energy Laboratory Co., Ltd.

398, Hase, Atsugi-shi, Kanagawa

- (72) Inventor: Shunpei YAMAZAKI
- 20 398, Hase, Atsugi-shi, Kanagawa

c/o Semiconductor Energy Laboratory Co., Ltd.

(72) Inventor; Hongyong ZHANG

398, Hase, Atsugi-shi, Kanagawa

c/o Semiconductor Energy Laboratory Co., Ltd.

25 (72) Inventor: Yasuhiko TAKEMURA

398, Hase, Atsugi-shi, Kanagawa

- c/o Semiconductor Energy Laboratory Co., Ltd.
- (74) Representative: Patent Attorney, Toshiyuki WATANABE
- (54) [Title of the Invention]
- 30 THIN FILM SEMICONDUCTOR DEVICE

(57)[Abstract]

[Purpose] Provision of a semiconductor device in which thin film transistors with different characteristics are formed over one substrate.

[Structure] In a process of forming thin film transistors (TFTs) over an insulating substrate, after an amorphous semiconductor film is formed, selective irradiation with laser light with a different first condition is performed, then, the entire surface or a part of the substrate is irradiated with laser light with a second condition, whereby crystallinity of the thin film transistors are varied. Thus, a thin film semiconductor device is obtained in which thin film transistors with different characteristics are formed over one substrate.

[Scope of Claims]

[Claim 1]

10

15

20

A thin film semiconductor device including an active matrix circuit and a peripheral driver circuit which are formed over an insulating substrate and include a plurality of thin film transistors which includes metal material whose main component is aluminium as a gate electrode,

wherein an active region of the thin film transistor in the active matrix circuit is formed of a semiconductor crystallized by irradiation with laser light with low energy density, and

wherein an active region of the thin film transistor in the peripheral driver circuit is formed of a semiconductor crystallized by irradiation with laser light with higher energy density than the laser light which is used for crystallizing the semiconductor in the active matrix circuit.

25

30

[Detailed Description of the Invention]

[0001]

[Technical Field to which the Invention Pertains] The present invention relates to semiconductor devices having an integrated circuit in which many insulating gate type semiconductors are formed over an insulating substrate with laser light with high yield, specifically, relates to semiconductor devices having an integrated circuit in which many insulating type semiconductors are formed with high yield by crystallizing a

semiconductor material of an active matrix circuit and a peripheral driver circuit with laser light irradiation. Further, the semiconductor devices by the present invention are used as a thin film transistor in an active matrix in a liquid crystal display or the like, a driver circuit such as an image sensor or the like, an SOI integrated circuit, or a conventional semiconductor integrated circuit (such as a microprocessor, a microcontroller, a microcomputer, or a semiconductor memory).

[0002]

5

10

15

30

[Conventional Art] In recent years, formation of insulating gate type semiconductor devices (MOSFET) over insulating substrates has been actively studied. Such formation of semiconductor integrated circuits over insulating substrates is advantageous in high speed driving of the circuits. This is because, capacitance (stray capacitance) between a wiring and a substrate which mainly limits the speed of a conventional semiconductor integrated circuit does not exist over an insulating substrate. Such a MOSFET which is formed over an insulating substrate and has a thin film active layer is referred to as a thin film transistor (TFT). In a conventional semiconductor integrated circuit, a TFT is used as e.g., a load transistor of an SRAM.

[0003] In addition, products in which a semiconductor integrated circuit needs to be formed over a transparent substrate have recently appeared. For example, a driver circuit of an optical device such as a liquid crystal display or an image sensor can be given. TFTs are also used there. Since those circuits are required to be formed in a large area, reduction in temperature of a TFT manufacturing process is desired. Further, for example, in a device including many terminals over an insulating substrate, in a case where the terminals need to be connected to a semiconductor integrated circuit, monolithic formation of an end portion of or the entire semiconductor integrated circuit itself over the same insulating substrate is considered in order to reduce a packaging density.

[0004] As for TFTs, conventionally, an amorphous, semi-amorphous, or microcrystal semiconductor film has the crystallinity improved by annealing at temperatures of 450 °C  $\sim 1200$  °C, whereby it is improved to be an excellent (i.e., with sufficiently high mobility) semiconductor film. Although there is an amorphous TFT in which an amorphous material is used for a semiconductor film, its usage is severely limited in terms of the operation speed: a small mobility of 5 cm²/Vs or low, generally about 1

cm<sup>2</sup>/Vs, and in terms of unavailability of a P-channel type TFT. To obtain a TFT with a mobility of 5 cm<sup>2</sup>/Vs or higher, annealing at the above temperature has been necessary. Further, with such annealing, a P-channel type TFT (PTFT) can be formed. [0005]

- 5 [Problem to be Solved by the Invention] However, in such a thermal process, a substrate material and the like were significantly limited. That is, in a so-called high temperature process (a process whose maximum process temperature is 900 ~ 1200 °C), although a high quality thermal oxide film was able to be used as a gate oxide film, an expensive material such as quartz, sapphire, or spinel with which increase in size is difficult could only be used for a substrate.
  - [0006] On the other hand, in a low temperature annealing process (a process whose maximum process temperature is 450 ~ 650 °C and is characterized in that a semiconductor with a low crystallinity like an amorphous state or an equivalent state is annealed at temperatures of this degree), a material for a substrate can be selected from a wider range than in a high temperature process, but characteristics of the obtained TFT (such as a ratio between ON current and OFF current or mobility) are not always satisfactory. For example, in the case where TFTs are used for an active matrix liquid crystal display device, the TFT which is obtained by such a low temperature annealing process had sufficient characteristics as a TFT in an active matrix but did not have satisfactory mobility to use for a peripheral circuit. An advantage of applying high speed driving (a mobility of 5 cm²/Vs or higher) to, for example, a liquid crystal display device or the like is that such a peripheral circuit can also be manufactured by the same process. However, a technique for manufacturing TFTs separately depending on the

20

25 [0007] The present invention is made in view of the above circumstance. The present inventors developed an optimal method for manufacturing TFTs having different characteristics over one substrate by the same process, in which, for example, high-speed and high-mobility TFTs are manufactured while low-OFF current TFTs are also manufactured over the same substrate. The present invention provides thus manufactured semiconductor device having excellent electrical characteristics which have not been able to be obtained conventionally.

required characteristics has not been considered particularly.

[0008]

5

10

15

20

[Means for Solving the Problem] The present invention is characterized in that characteristics of the obtained TFTs are controlled by improvement of crystallinity of a semiconductor film by pulsed laser light irradiation, as well as a conventional thermal equilibrium process. For example, by combination of a low temperature annealing process and pulsed laser irradiation or change in condition of pulsed laser irradiation, the above object is achieved.

[0009] For example, although a TFT using crystalline silicon obtained by pulsed laser irradiation is of extremely high-speed and high-mobility, pulsed laser irradiation cannot be applied to a batch process and it takes about 1 minute to process one 400 mm  $\times$  300 mm substrate with a current laser. On the other hand, a low temperature annealing process can be applied to a batch process and if the oxygen concentration in a silicon film is, for example,  $10^{18}$  cm $^2 / \mathrm{Vs}$  [sic.] or lower, a TFT with sufficient characteristics for the use of an active matrix for general display is obtained by annealing at 550 °C for 1 hour. In addition, it is possible to shorten the time. For example, if 60 substrates are processed at the same time, the takt time can be made the same as the process of laser irradiation. With running costs into consideration, a low temperature annealing treatment process becomes much more advantageous.

[0010] However, the low temperature annealing process does not have excellent characteristics as a peripheral circuit, as described above, and therefore, cannot manage to form the peripheral circuit only by itself. In this case, combination of a laser irradiation process and a low temperature annealing process can solve it. In other words, only a peripheral circuit portion is mainly laser irradiated, and the other region is crystallized by low temperature annealing.

25 [0011] In that case, note that the first crystallizing step roughly determines the characteristics of an amorphous semiconductor. For example, if silicon which is first subjected to low temperature annealing to be crystallized is further subjected to laser irradiation, the characteristics are not remarkably improved. That is, to obtain a high mobility TFT, laser irradiation has to be performed first.

30 [0012] In another structure of the present invention, characteristics of an obtained TFT are controlled by changing a pulsed laser irradiation condition. In general, the larger

the energy density of the laser is, the higher the mobility of the TFT becomes, although depending on a semiconductor material and a wavelength of the laser. If the energy density is too high, the TFT characteristics will be damaged instead. According to the knowledge of the present inventors, in the case where a KrF excimer laser (a wavelength of 248 nm and a pulse width of 10 nsec) is used as a laser, appropriate energy density is 200 ~ 350 mJ/cm<sup>2</sup> with the number of shots being in the range of 1~ 50

[0013] Also in that case, note that if laser irradiation overlap, characteristics of TFTs in that portion are affected by condition of a laser which is used for the first irradiation. In other words, if laser irradiation is first performed with a condition for low mobility TFTs, even if laser irradiation is performed with a condition for high mobility ones after that, it is almost impossible to manufacture high mobility TFTs.

10

15

[0014] In the present invention, a laser beam has an appropriate shape. Therefore, a laser beam allows selective laser irradiation without using a mask. However, in micro processing, a small amount of leakage of laser light may have great influence on the surroundings. Therefore, the use of an appropriate mask is also needed. It is needless to say that patterning by general photolithography steps is indispensable for manufacture of TFTs with different characteristics in a complex circuit. Further, in the case in which a requirement on accuracy is more lenient, a mask like a metal mask which is used without being closely attached to the substrate may be used. For 20 example, as in the case of an active matrix and a peripheral circuit in a liquid crystal display device in which blocks are apparently placed with a distance, a special mask is not necessary used, but the matrix and the peripheral circuit are desirably at a distance from each other of 100 µm or longer, preferably, 1 mm or longer.

[0015] The basis of the process of the present invention includes a step of forming a 25 semiconductor film over an insulating substrate, a step of forming an insulating film thereover which is transparent with respect to laser light, a step of improving the crystallinity of the semiconductor film by selectively irradiating this stacked-layer film with pulsed laser light, a following step of also crystallizing the remained part of the semiconductor film by low temperature annealing or laser light irradiation of the 30 substrate partly or entirely with different conditions from the previous laser light irradiation, a step of removing the insulating film and forming a gate insulating film on a surface of the semiconductor film, and further, a step of forming a gate electrode. After that, an impurity element is introduced into the semiconductor film by a method such as ion implantation or ion doping in a self-aligned manner using this gate electrode as a main mask. Further, pulsed laser light irradiation is performed to improve the crystallinity of the semiconductor film which is broken in the introducing step of the impurity element and a metal wiring is formed over this impurity region. Thus, TFTs are completed. Besides, the impurity introducing step may be replaced with laser doping (e.g., Japanese Patent Application No. H4-100479) which is an application by the present inventors. In the present invention, a low resistance metal material such as aluminium is preferable as a material of gate electrodes and a wirings. Furthermore, as a pulsed laser which is used in the present invention, a UV laser such as an excimer laser of KrF, ArF, XeCl, or XeF is desirable.

[0016] Further, in the present invention, the depth of a region with good crystallinity which is formed by laser irradiation may be freely set or changed according to the need 15 as described in Japanese Patent Application No. H3-50793, which is an invention by the present inventors. This may result in an active layer having a double-layer structure which will reduce leakage current between the source and drain.

[0017]

5

10

#### 20 [Embodiment]

25

30

[Embodiment 1] FIG. 1 illustrates this embodiment. In this embodiment, a laser-crystallized silicon TFT is used in a peripheral circuit and a crystalline TFT by low temperature annealing is used in an active matrix region in a TFT-type liquid crystal display device. In this case, active layers of both TFTs can be manufactured by the same process.

[0018] First, a base oxide film 102 was deposited to a thickness of 20 ~ 200 nm by a sputtering method over a Corning 7059 substrate 101. Further, an amorphous silicon film was deposited thereover to a thickness of  $50 \sim 150$  nm by a plasma CVD method or a low-pressure CVD method using monosilane or disilane as a source. At this time, if the oxygen concentration in the amorphous silicon film is 10<sup>18</sup> cm<sup>-2</sup> or lower, preferably, 1017 cm-2 or lower, reduction in temperature of a low temperature annealing step and

reduction in time of the annealing are possible. For this purpose, a low-pressure CVD method is suitable. In this embodiment, the oxygen concentration was 1017 cm-2 or lower. Note that.[sic] In the case where the amorphous silicon film was deposited by plasma CVD, a subsequent dehydrogenation step is necessary. A protective silicon oxide film (a thickness of 10 - 50 nm) 105 was formed again by a sputtering method over the amorphous silicon film. After that, an active matrix region 103 was covered with a photoresist 106 or the like so that only a peripheral circuit region was exposed. [0019] Then, as illustrated in FIG. 1(A), irradiation with a KrF excimer laser (a wavelength of 248 nm and a pulse width of 20 nsec) was performed, whereby the crystallinity of a region 104 of the silicon film was improved. The structure of a laser apparatus is described in, for example, Japanese Patent Application No. H4-193005 (filed on June 26, H4). The energy density of the laser was 200 ~ 400 mJ/cm<sup>2</sup>, preferably, 250 ~ 300 mJ/cm2. On the other hand, the laser light did not reach the portion 103 covered with the photoresist; therefore, it remained amorphous silicon. After that, the photoresist 106 was removed and the substrate was left under a nitrogen atmosphere at 550 °C for 1 hour, whereby the entire amorphous silicon film was crystallized. As a result, the region 103 also became crystalline silicon. [0020] Structures of the silicon films obtained through the above crystallizing steps were totally different from each other. That is, the region 104 subjected to laser irradiation had relatively large crystals although it was subjected to the subsequent low temperature annealing. As a result, high mobility was realized. On the other hand, the region 103, which was crystallized by the low temperature annealing, was formed from relatively small crystals. If the above steps were reversed and low temperature annealing was performed and then laser irradiation was performed, the region 104 would be formed of small crystals as the region 103.

10

15

20

25

30

[0021] After that, these Si films were patterned into island-shapes. For example, as illustrated in FIG 1(B), an island-shaped region 107 for the peripheral circuit and an island-shaped region 108 for the active matrix region were formed. Further, a silicon oxide film covering these island-shaped regions was formed by a sputtering method to be a gate insulating film 109. After that, an aluminium film having a thickness of 200 nm  $\sim 5~\mu m$  was formed by an electron beam evaporation method and then patterned,

whereby gate electrodes were formed over the island-shaped regions.

[0022] Further, the substrate was soaked in an electrolyte and current was applied to the gate electrode to form a layer of anodic oxide around it. Note that at that point, as described in Japanese Patent Applications No. H4-30220, 4-38637 and 4-54322, which are inventions of the present inventors, it is desirable to employ a structure in which the anodic oxide film of the TFT in the peripheral circuit region is thinned to improve the mobility while the anodic oxide film of the TFT in the active matrix portion is thickened to prevent gate leakage. However, in this embodiment, both the anodic oxide films had a thickness of 200 ~ 250 nm. Through the above steps, gate electrode portions 110

10 ~ 112 of the TFTs were manufactured.

5

[0023] After that, an impurity was injected into the island-shaped silicon films of the TFTs by an ion doping method in a self-aligned manner using the gate electrode portions (i.e., the gate electrodes and the surrounding anodic oxide films) as a mask. At that point, phosphorus was first injected to the entire surface using phosphine  $(PH_3)$ 

15 as a doping gas. Then, the left part of the island-shaped region 107 in the drawing and the active matrix region were covered with a photoresist, and boron was injected to only the right part of the island-shaped region 107 using diborane (B<sub>2</sub>H<sub>6</sub>) as a doping gas. The dose of phosphorus was 2 ~ 8 × 10<sup>15</sup> cm<sup>-2</sup> and that of boron was 4 ~ 10 × 10<sup>15</sup> cm<sup>-2</sup>. The dose of boron was set so as to be higher than that of phosphorus.

20 [0024] After that, as illustrated in FIG. 1(C), irradiation with a KrF excimer laser (a wavelength of 248 nm and a pulse width of 20 nsec) was performed, whereby the crystallinity of a portion whose crystallinity had been deteriorated by introduction of the above impurity region was improved. The energy density of the laser was 200 ~ 400 mJ/cm², preferably, 250 ~ 300 mJ/cm².

25 [0025] As a result, N-type regions 113 and 115 and a P-type region 114 were formed. Sheet resistance of these regions was 200 ~ 800 Ω/square. Further, at the same time, active regions 116 ~ 118 were formed. Among them, the active regions 116 and 117 were crystallized by laser irradiation while the active region 118 was crystallized by low temperature annealing. After that, a silicon oxide film having a thickness of 300 ~ 1000 nm was formed on the entire surface as an interlayer insulator 119 by a sputtering method. This may be a silicon oxide film by a plasma CVD method. Particularly, if

a plasma CVD method using TEOS as a source is employed, a silicon oxide film with a favorable step coverage can be obtained.

[0026] After that, an ITO film was formed by a sputtering method and patterned as a pixel electrode 120. Then, contact holes were formed in the source/drain (impurity regions) of the TFTs and chromium wirings 121 ~ 124 were formed. FIG. 1(D) illustrates that an inverter circuit is formed with the NTFT and the PTFT on the left. The wirings 121 ~ 124 may be multilayer wirings of aluminium and underlying chromium or titanium nitride in order to reduce sheet resistance. Lastly, dangling bonds in the silicon film were reduced by annealing in hydrogen at 350 °C for 2 hours. Through the above steps, integral formation of a peripheral circuit and an active matrix circuit was achieved.

10

15

30

[0027][Embodiment 2] FIG 2 illustrates this embodiment. In this embodiment, laser-crystallized silicon TFTs are used in both a peripheral circuit and an active matrix in a TFT-type liquid crystal display device. It is needless to say that active layers of both TFTs can be manufactured by the same process. However, laser crystallization conditions are different from each other.

[0028] First, a base oxide film 202 was deposited to a thickness of 20 ~ 200 nm by a sputtering method over a Corning 7059 substrate 201. Further, an amorphous silicon film was deposited thereover to a thickness of 50 ~ 150 nm by a plasma CVD method or a low-pressure CVD method using monosilane or disilane as a source. Note that [sic] In the case where the amorphous silicon film was deposited by plasma CVD, a subsequent dehydrogenation step is necessary. A protective silicon oxide film (a thickness of 10 ~ 50 nm) 205 was formed again by a sputtering method over the amorphous silicon film. After that, the substrate was covered with a metal mask 206 made of quartz. The metal mask was covered with a metal film 207 over an active matrix region 203 so as to transmit laser light only in the peripheral circuit region.

[0029] Then, as illustrated in FIG. 2(A), irradiation with a KrF excimer laser (a wavelength of 248 nm and a pulse width of 20 nsec) was performed, whereby the crystallinity of a region 204 of the silicon film was improved. The energy density of the laser was 300 mJ/cm² and the number of shots was 10. On the other hand, the laser light did not reach the portion 203 covered with the metal mask 206; therefore, it

remained amorphous silicon. After that, the metal mask 206 was taken away and as illustrated in FIG. 2(B), the entire surface of the substrate was irradiated with a KrF excimer laser (a wavelength of 248 nm and a pulse width of 20 nsec), whereby the crystallinity of the entire silicon film including the region 203 was improved. The energy density of the laser was 250 mJ/cm2 and the number of shots was 10. As a result, the region 203 also became crystalline silicon 208.

5

10

15

20

25

30

[0030] Structures of the silicon films obtained through the above crystallizing steps were totally different from each other. That is, the region 204 first subjected to laser irradiation had relatively large crystals although it was subjected to the subsequent laser irradiation with different condition. As a result, high mobility was realized. On the other hand, the region 203 was formed from relatively small crystals. When the above steps were reversed and laser irradiation with 250 mJ/cm2 was performed first and then laser irradiation with 300 mJ/cm2 was performed, the region 204 was formed of small crystals as the region 203 and high mobility was not achieved.

[0031] After that, these Si films were patterned into island-shapes. For example, as illustrated in FIG. 2(C), an island-shaped region 209 for the peripheral circuit and an island-shaped region 210 for the active matrix region were formed. Further, a silicon oxide film covering these island-shaped regions was formed by a sputtering method to be a gate insulating film 211. After that, an aluminium film having a thickness of 200  $nm\sim 5\ \mu m$  was formed by an electron beam evaporation method and then patterned, whereby gate electrodes were formed over the island-shaped regions and anodized as in Embodiment 1. Thus, gate electrode portions 212 ~ 214 were formed.

[0032] After that, an impurity was injected into the island-shaped silicon films of the TFTs by an ion doping method in a self-aligned manner using the gate electrode portions (i.e., the gate electrodes and the surrounding anodic oxide films) as a mask. At that point, phosphorus was first injected to the entire surface using phosphine (PH<sub>3</sub>) as a doping gas. Then, the left part of the island-shaped region 209 in the drawing and the active matrix region were covered with a photoresist, and boron was injected to only the right part of the island-shaped region 209 using diborane (B2H6) as a doping gas. The dose of phosphorus was  $2 \sim 8 \times 10^{15}~\text{cm}^{-2}$  and that of boron was  $4 \sim 10 \times 10^{15}~\text{cm}^{-2}$ . The dose of boron was set so as to be higher than that of phosphorus.

11/18

- [0033] After that, as illustrated in FIG. 2(D), irradiation with a KrF excimer laser (a wavelength of 248 nm and a pulse width of 20 nsec) was performed, whereby the crystallinity of a portion whose crystallinity had been deteriorated by introduction of the above impurity region was improved. The energy density of the laser was 200 ~ 400 mJ/cm<sup>2</sup>, preferably, 250 ~ 300 mJ/cm<sup>2</sup>.
- [0034] As a result, N-type regions 215 and 217 and a P-type region 216 were formed. Sheet resistance of these regions was  $200 800 \Omega$ /square. Further, at the same time, active regions 218  $\sim 220$  were formed. After that, a silicon oxide film having a thickness of  $300 \sim 1000$  nm was formed on the entire surface as an interlayer insulator 221 by a sputtering method. This may be a silicon oxide film by a plasma CVD method. Particularly, if a plasma CVD method using TEOS as a source is employed, a silicon oxide film with a favorable step coverage can be obtained.

10

2.5

30

circuit was achieved.

- [0035] After that, an ITO film was formed by a sputtering method and patterned as a pixel electrode 222. Then, contact holes were formed in the source/drain (impurity regions) of the TFTs and chromium wirings 223 ~ 226 were formed. FIG. 2(E) illustrates that an inverter circuit is formed with the NTFT and the PTFT on the left. The wirings 223 ~ 226 may be multilayer wirings of aluminium and underlying chromium or titanium nitride in order to reduce sheet resistance. Lastly, dangling bonds in the silicon film were reduced by annealing in hydrogen at 350 °C for 2 hours.

  Through the above steps, integral formation of a peripheral circuit and an active matrix
  - [0036][Embodiment 3] FIG. 3 illustrates this embodiment. In this embodiment, laser-crystallized silicon TFTs are used in both a peripheral circuit and an active matrix in a TFT-type liquid crystal display device. It is needless to say that active layers of both TFTs can be manufactured by the same process. However, laser crystallization conditions are different from each other.
    - [0037] First, a base oxide film 302 was deposited to a thickness of 20 ~ 200 nm by a sputtering method over a Corning 7059 substrate 301. Further, an amorphous silicon film was deposited thereover to a thickness of 50 ~ 150 nm by a plasma CVD method or a low-pressure CVD method using monosilane or disilane as a source. Note that,[sic] In the case where the amorphous silicon film was deposited by plasma CVD, a

subsequent dehydrogenation step is necessary. A protective silicon oxide film (a thickness of 10 – 50 nm) 305 was formed again by a sputtering method over the amorphous silicon film. Then, as illustrated in FIG. 3(A), only a peripheral circuit region 304 was irradiated with a KrF excimer laser (a wavelength of 248 nm and a pulse width of 20 nsec), whereby crystallinity of that region was improved. The energy density of the laser was 300 mJ/cm² and the number of shots was 10. On the other hand, the portion 303 which was not irradiated with the laser remained amorphous silicon. After that, as illustrated in FIG. 3(B), the entire surface of the substrate was irradiated with a KrF excimer laser (a wavelength of 248 nm and a pulse width of 20 nsec), whereby crystallinity of the entire silicon film including the region 303 was improved. The energy density of the laser was 250 mJ/cm² and the number of shots was 10. As a result, the region 303 also became crystalline silicon 306.

10

15

20

25

were totally different from each other. That is, the region 304 first subjected to laser irradiation had relatively large crystals although it was subjected to the subsequent laser irradiation with different condition. As a result, high mobility was realized. On the other hand, the region 303 was formed from relatively small crystals. If the above steps were reversed and laser irradiation with 250 mJ/cm² was performed first and then laser irradiation with 300 mJ/cm² was performed, the region 304 would be formed of small crystals as the region 303 and high mobility was not achieved.

[0039] After that, these Si films were patterned into island-shapes. For example, as illustrated in FIG. 3(C), an island-shaped region 307 for the peripheral circuit and an island-shaped region 308 for the active matrix region were formed. Further, a silicon oxide film covering these island-shaped regions was formed by a sputtering method to be a gate insulating film 309. After that, an aluminium film having a thickness of 200 nm  $\sim 5~\mu m$  was formed by an electron beam evaporation method and then patterned, whereby gate electrodes were formed over the island-shaped regions and anodized as in Embodiment 1. Thus, gate electrode portions 310  $\sim$  312 were formed.

[0040] After that, an impurity was injected into the island-shaped silicon films of the
30 TFTs by an ion doping method in a self-aligned manner using the gate electrode
portions (i.e., the gate electrodes and the surrounding anodic oxide films) as a mask.

At that point, phosphorus was first injected to the entire surface using phosphine (PH3) as a doping gas. Then, the left part of the island-shaped region 307 in the drawing and the active matrix region were covered with a photoresist, and boron was injected to only the right part of the island-shaped region 307 using diborane (B2H6) as a doping gas. The dose of phosphorus was  $2 \sim 8 \times 10^{15}$  cm<sup>-2</sup> and that of boron was  $4 \sim 10 \times 10^{15}$  cm<sup>-2</sup>.

The dose of boron was set so as to be higher than that of phosphorus.

silicon oxide film with a favorable step coverage can be obtained.

10

15

30

[0041] After that, as illustrated in FIG. 3(D), irradiation with a KrF excimer laser (a wavelength of 248 nm and a pulse width of 20 nscc) was performed, whereby the crystallinity of a portion whose crystallinity had been deteriorated by introduction of the above impurity region was improved. The energy density of the laser was  $200 \sim 400$ mJ/cm<sup>2</sup>, preferably, 250 ~ 300 mJ/cm<sup>2</sup>.

[0042] As a result, N-type regions 313 and 315 and a P-type region 314 were formed. Sheet resistance of these regions was 200 ~ 800 Ω/square. Further, at the same time, active regions 316 ~ 318 were formed. After that, a silicon oxide film having a thickness of 300 ~ 1000 nm was formed on the entire surface as an interlayer insulator 319 by a sputtering method. This may be a silicon oxide film by a plasma CVD method. Particularly, if a plasma CVD method using TEOS as a source is employed, a

[0043] After that, an ITO film was formed by a sputtering method and patterned as a pixel electrode 320. Then, contact holes were formed in the source/drain (impurity 20 regions) of the TFTs and chromium wirings 321 ~ 324 were formed. FIG. 3(E) illustrates that an inverter circuit is formed with the NTFT and the PTFT on the left. The wirings 321 ~ 324 may be multilayer wirings of aluminium and underlying chromium or titanium nitride in order to reduce sheet resistance. Lastly, dangling bonds in the silicon film were reduced by annealing in hydrogen under atmospheric 25 pressure at 300 °C for 2 hours. Through the above steps, integral formation of a

peripheral circuit and an active matrix circuit was achieved. [0044][Embodiment4] FIG. 4 illustrates this embodiment. In this embodiment, laser-crystallized silicon TFTs are used in both a peripheral circuit and an active matrix

in a TFT-type liquid crystal display device. It is needless to say that active layers of both TFTs can be manufactured by the same process. However, laser crystallization conditions are different from each other.

10

15

25

30

[0045] First, a base oxide film 402 was deposited to a thickness of 20 - 200 nm by a sputtering method over a Corning 7059 substrate 401. Further, an amorphous silicon film was deposited thereover to a thickness of 50 ~ 150 nm by a plasma CVD method or a low-pressure CVD method using monosilane or disilane as a source. Note that [sic] In the case where the amorphous silicon film was deposited by plasma CVD, a subsequent dehydrogenation step is necessary. A protective silicon oxide film (a thickness of 10 ~ 50 nm) 405 was formed again by a sputtering method over the amorphous silicon film. After that, the substrate was covered with a metal mask 406 made of quartz. The metal mask was covered with a metal film 407 over an active matrix region 403 so as to transmit laser light only in the peripheral circuit region. [0046] Then, as illustrated in FIG. 4(A), irradiation with a KrF excimer laser (a wavelength of 248 nm and a pulse width of 20 nsec) was performed, whereby crystallinity of a region 404 of the silicon film was improved. The energy density of the laser was 300 mJ/cm<sup>2</sup> and the number of shots was 10. On the other hand, the laser light did not reach the portion 403 covered with the metal mask 406; therefore, it remained amorphous silicon. After that, the metal mask 406 was taken away and

another metal mask 408 was newly placed over the substrate. The metal mask 408 was partly covered with a metal film 409 only over the active matrix region 404. Then, as illustrated in FIG. 4(B), the entire surface of the substrate was irradiated with a KrF excimer laser (a wavelength of 248 nm and a pulse width of 20 nsec), whereby crystallinity of the region 403 was improved. The energy density of the laser was 250 mJ/cm² and the number of shots was 10.

[0047] Structures of the silicon films obtained through the above crystallizing steps were totally different from each other. That is, the region 404 first subjected to laser irradiation had relatively large crystals. As a result, high mobility was realized. On the other hand, the region 403 was formed from relatively small crystals. In this embodiment, the above steps may be reversed.

[0048] After that, these Si films were patterned into island-shapes. For example, as illustrated in FIG. 4(C), an island-shaped region 410 for the peripheral circuit and an island-shaped region 411 for the active matrix region were formed. Further, a silicon

oxide film covering these island-shaped regions was formed by a sputtering method to be a gate insulating film 412. After that, an aluminium film having a thickness of 200 nm  $\sim$  5  $\mu$ m was formed by an electron beam evaporation method and then patterned, whereby gate electrodes were formed over the island-shaped regions and anodized as in Embodiment 1. Thus, gate electrode portions 413  $\sim$  415 were formed.

[0049] After that, an impurity was injected into the island-shaped silicon films of the TFTs by an ion doping method in a self-aligned manner using the gate electrode portions (i.e., the gate electrodes and the surrounding anodic oxide films) as a mask. At that point, phosphorus was first injected to the entire surface using phosphine (PH<sub>3</sub>) as a doping gas. Then, the left part of the island-shaped region 410 in the drawing and the active matrix region were covered with a photoresist, and boron was injected to only the right part of the island-shaped region 410 using diborane (B<sub>2</sub>H<sub>6</sub>) as a doping gas. The dose of phosphorus was  $2 \sim 8 \times 10^{15} \, \mathrm{cm}^{-2}$  and that of boron was  $4 \sim 10 \times 10^{15} \, \mathrm{cm}^{-2}$ . The dose of boron was set so as to be higher than that of phosphorus.

10

30

15 [0050] After that, as illustrated in FIG. 4(D), irradiation with a KrF excimer laser (a wavelength of 248 nm and a pulse width of 20 nsec) was performed, whereby the crystallinity of a portion whose crystallinity had been deteriorated by introduction of the over impurity region was improved. The energy density of the laser was 200 ~ 400 mJ/cm², preferably, 250 ~ 300 mJ/cm².

20 [0051] As a result, N-type regions 416 and 418 and a P-type region 417 were formed. Sheet resistance of these regions was 200 ~ 800 Ω/square. Further, at the same time, active regions 419 ~ 421 were formed. After that, a silicon oxide film having a thickness of 300 ~ 1000 nm was formed on the entire surface as an interlayer insulator 422 by a sputtering method. This may be a silicon oxide film by a plasma CVD method. If a plasma CVD method using TEOS as a source is employed, a silicon oxide film with a favorable step coverage can be obtained.

[0052] After that, an ITO film was formed by a sputtering method and patterned as a pixel electrode 423. Then, contact holes were formed in the source/drain (impurity regions) of the TFTs and chromium wirings 424 – 427 were formed. FIG. 4(E) illustrates that an inverter circuit is formed with the NTFT and the PTFT on the left. The wirings 424 – 427 may be multilayer wirings of aluminium and underlying

chromium or titanium nitride in order to reduce sheet resistance. Lastly, dangling bonds in the silicon film were reduced by annealing in hydrogen at 350 °C for 2 hours. Through the above steps, integral formation of a peripheral circuit and an active matrix circuit was achieved.

[0053] Although two kinds of masks were used in this embodiment, three or more kinds of masks may be used if necessary. Further, enhanced effect can be obtained by combination with Embodiment 1 or Embodiment 2.

[0054]

10

15

20

[Effect of the Invention] By the present invention, TFTs could be manufactured at a low temperature with very high yield. In addition, as described in embodiments, various TFTs could be formed over one substrate according to the present invention. This is because necessary characteristics of the TFTs can be freely set by crystallization by laser irradiation. Therefore, in manufacture of, for example, an active matrix liquid crystal display device, characteristics of a TFT in a matrix region and a TFT in a peripheral circuit region could be optimized. Accordingly, the semiconductor device of the present invention could have excellent electrical characteristics which have not been able to be obtained by a conventional method. Moreover, it could be manufactured by substantially the same process. For example, a peripheral circuit has to be conventionally manufactured by a method of TAB connection or the like of an IC, which has increased the cost. However, such a problem was almost solved in the present invention. Although not described in the embodiments, the present invention can be applied to form a so-called 3D-IC in which a semiconductor circuit is further stacked over a single crystall crystalline IC or another IC.

[Brief Description of the Drawings]

- 25 [FIG. 1] A method for manufacturing TFTs of the present invention is illustrated. [FIG. 2] A method for manufacturing TFTs of the present invention is illustrated. [FIG. 3] A method for manufacturing TFTs of the present invention is illustrated. [FIG. 4] A method for manufacturing TFTs of the present invention is illustrated. [Reference Symbols]
- 30 101: insulating substrate,
  - 102: base oxide film.
  - 103: semiconductor region (matrix region),

- 104: semiconductor region (peripheral circuit region),
- 105: protective insulating film,
- 106: mask (photoresist),
- 107: island-shaped semiconductor region (for peripheral circuit),
- 5 108: island-shaped semiconductor region (for matrix),
  - 109: gate insulating film,
  - 110: gate electrode (for NTFT),
  - 111: gate electrode (for PTFT),
  - 112: gate electrode (for active matrix TFT),
- 10 113, 115: N-type impurity region,
  - 114: P-type impurity region,
  - 116 ~ 118: active region,
  - 119: interlayer insulator,
  - 120: pixel electrode (ITO), and
- 15 121 ~ 124: metal wiring.

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

# (11)特許出願公開番号

# 特開平10-341024

(43) 公願日	平成10年(1998)12月22	

(51) Int.Cl. <sup>6</sup>		識別記号	F I		
HO1L	29/786		H01L	29/78	627G
	21/336		G 0 2 F	1/136	5 0 0
G02F	1/136	500	H01L	21/268	F
H01L	21/268			29/78	6 1 2 B


		審查請求	未請求 請求項の数1 FD (全 9 頁)
(21)出願番号 (62)分割の表示 (22)出顧日	特願平10-73051 特顯平4-275412の分割 平成4年(1992) 9月18日	(71)出願人	000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地
(any paragraph	1201	(72)発明者	山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
		(72) 発明者	張 宏勇 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
		(72)発明者	竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 雑体エネルギー研究所内
		(74)代理人	弁理士 波邊 順之

### (54) [発明の名称] 薄膜状半導体装置

### (57)【要約】

【目的】 異なった特性の薄膜トランジスタを同一基板 上に形成した半導体装置の提供。

【構成】 絶縁基板上に薄膜トランジスタ (TFT) を 形成する工程において、アモルファス半導体被膜を形成 した後、異なる第1の条件のレーザー光を選択的に照射 した後に、第2の条件のレーザー光を基板全面にもしく はその一部に照射することによって、薄膜トランジスタ の結晶性を変化させることによって、1枚の基板上に異 なった特性の薄膜トランジスタを形成して薄膜状半導体 装置を得る。



#### 【特許請求の範囲】

【請求項1】絶縁基板上に形成され、アルミニウムを主 成分とする金属材料をゲイト電&として有する複数の薄 販トランジスクを持つアクティブマトリクス回路及び属 辺駆動回路を備える薄膜状半導体装置において、

前記アクティブマトリクス回路中の壊膜トランジスクの 活性領域はエネルギー密度の低いレーザー光の照射によ って結晶化された半導体からなり。

前配周辺駆動回路中の薄膜トランジスタの活性額域は、 前記アクティブマトリクス回路中の半導体を結晶化させ る際に使用したレーザー光より高いエネルギー密度を有 するレーザー光によって結晶化された半導体からなるこ とを特徴とする薄膜状半導体装置。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】 木発明は、レーザー光によって 元能体展度上に絶縁ゲイト型半導体を影響まりよく多数 形成した集積回路を有する手導体装置に関する。より具 体的には、レーザー光の服射によって、アクティブマト リタス回路をよび度辺原動回路の半導体素材を結晶化口 を備える事準体装置に関する。そして、本発明による半 導体調度は、探告ディスプレー等のアクティブマトリク 積回路や複桨の半導体集団路、あるいはSO1集 積回路や複桨の半導体集団路、でイクロコンピュータ、ある いは半導体メモリー等)における薄膜トランジスタとし で使用されるものである。

【従来の技術】近年、絶縁基板上に絶縁ゲイト型半導体

#### 100021

装置 (MOSFET) を形成する研究が盛んに成されて いる。このように絶縁基板上に半導体集積回路を形成す ることは回路の高速駆動の上で有利である。なぜなら、 従来の半進体修稽回路の速度は主として配線と基板との 容量(浮游容量)によって制限されていたのに対し、絶 級基板上ではこのような浮遊容量が存在しないからであ る。このように絶縁基板上に形成され、薄膜状の活性層 を有するMOSFETを薄膜トランジスタ(TFT)と いう。従来の半連体準精回路においても、例えばSRA Mの負荷トランジスタとしてTFTが使用されている。 【0003】また、最近になって、透明な基板上に半導 体集稽回路を形成する必要のある製品が出現した。例え ば、液晶ディスプレーやイメージセンサーというような 光デバイスの駆動回路である。ここにもTFTが用いら れている。これらの回路は大面積に形成することが要求 されるのでTFT作製プロセスの低温化が求められてい る。また、例えば、絶縁基板上に多数の端子を有する装 障で、該端子を半導体集積回路に接続する必要がある場 合にも、実装密度を低減するために、半導体集積回路の 最初の方の段、あるいは半導体集積回路そのものを、同 じ絶縁基板上にモノリシックに形成することも考えられている。

【0004】従来、下FTは、アモルファスもしくはせ ミアモルファス、あるいは激活島の半導体被襲を450 で~1200での温度でアニールすることによって、結 晶性を改善し、良質なくすなわち、移動度の十分に大き な) 半等体被威に改善することがなされてきた。半導体 破膜にアモルファス材料を使用するアモルファスFF もあるが、移動度が5cm<sup>2</sup>/Vs以下、通常は1cm<sup>2</sup>/Vs程度と小さく、動作速度の点から、また、Pチ ャネル型のTFTが得られない点からその利用は大きく 制限されている。移動度が5cm<sup>2</sup>/Vs以上のTFT を得るには、上記のような温度でのアニールが必要であった。また、このようなアニールによってPチャネル型 TFT (PTFT) を形成することができた。

#### [0005]

【発明が解決しようとする課題】しかしながら、このような熱的なプロセスでは、基板材料等が新しい制約を受けた。すなわか、いわゆる高温プロセス(黄高プロセス)程度が900~1200℃のプロセス)では、ゲイト酸化膜をして質のよい熱酸化酸が使用できるのであるが、素板は石灰やサファイセ、スピネルのような高価で大面積化の困難な材料しか使用できなかった。

【0006】これに対し、低温アニールプロセス(最高 プロセス温度が450~650℃のプロセスで、アモル ファス状もしくはそれと同等な結晶性の低い状態の半導 体をこの程度の温度でアニールすることを特徴とする) では、高湿プロセスよりも基板材料の選択の巾は広がる が、得られるTFTの特性(例えば、ON電流とOFF 電流の比率や移動度) に関しては必ずしも満足なものは 得られていない。例えば、TFTをアクティブマトリク ス型液晶表示装置に利用する場合、このような低温アニ ールプロセスによって得られるTFTはアクティブマト リクスのTFTとしては十分な特性を示すものであった が、周辺回路に使用するには移動度が満足できるもので はなかった。例えば、液晶表示装置等のデバイスに高速 駆動 (移動度が5cm\*/Vs以上) を使用するメリッ トは、このような周辺回路までも同じプロセスによって 作製することにあるのだが、このように要求される特性 に応じてTFTを作り分けるという技術に関しては、こ れまで特に考慮されることはなかった。

【0001】本発明はこのような現状を耐かてかされた ものであり、本発明者は、例えば1枚の基板上に高速・ 高移動域のTPTを作製する一方で、低DFF電流のT FTも作製するというように、特性の異なったTFTを 同一基板上に同一プロセスで作製するための読な方法 を開発したものであり、本発明では、これによって製造 された、従来得られることのなかった優れた電気的特性 を有する半単体投資を提供するものである。

### [0008]

【建題を解決するための手段】 本発明では、従来のよう な熱平衡的なプロセスに加えて、バルスレーザー光の照 射によっで半導体被機の結晶性の改善をおえなうことに よって、得らわるTFTの特性を制御することを特徴と するものである。例えば、低銀アニールプロセスとバル スレーザー照射を組み合わせることやバルスレーザー照 射の条件を変化させることによって上記の目的を達成す る。

[0010]しかしながら、低温アニールプロセスは、 たに述べたように周辺回路としてはあまり特性のよいも のではない。したがって、それだけで周辺回路までも構 数することは不可能である。この場合には、レーザー服 がプロセスと低低度アニールフロマスを組み合わせること によって解決できる。すなわち、主として周辺回路部の みをレーザー照射し、その他の領域を低温アニールによ って結晶化とせるのである。

[0 0 1 1] この場合には、アモルファス状の半期休 、最初の結晶化工程によって、はぼその特性が決定されてしまうことに注意しなければならない。例えば、最初に低温アニールをおこなって、結晶化させたシリコン、さらにレーザー照射をおこなっても格度に特性が向上することはない。すなわら、高移動度のTFTを得ようとしたら、最初にレーザー照射をおこなわなけれなならない。

【0012】本発列の別な構成は、バルスレーザーの関
的の条件を変えることによって、得られるTF丁の特性
を制御するものである。一般に、レーザーのエネルギー
密度が大きいほど高移動度のTF丁が得られる。しかし
ながら、これは半導体材料やレーザーの液形に依存す
る。ラフルネルギー密度が高すぎると、かえってTF
ての特性を損なうこととなる。本発明人等の知見では、
トーザーとして、KFFエキシャンレーザー(後長248nm、バルス幅10nsec)を用いた場合には、ショット数1~50回の範囲では200~350mJ/cm。のエネルギー密度が高ぎである。

【0013】この場合にも、もし、レーザー開射が重なることがある場合には、その部分のTFTの特性は、最初に照射されたレーザーの条件によって支配されてしまうことに注意しなければならない。すなわち、最初に転移験度TFTの条件でレーザー照射をおこなっても、液移動度TFTを作製することはほとんど不可能である。

【0014】本発明では、レーザーのビームは適当な形 状を有している。したがって、レーザーのビームによっ て、マスクを用いずとも選択的なレーザー照射が可能で ある。しかしながら、微郷加工においては、僅かのレー ザー光のもれも周囲に大きな影響を与えることがある。 したがって、適切なマスクを用いることも必要とされ る。いうまでもなく、複雑に入り組んだ回路の中で特性 の異なるTFTを作製する場合には、通常のフォトリソ グラフィー工程によるパターニングは不可欠である。ま た、より精度の要求がゆるやかな場合にはメタルマスク のように、基板に密着しないで用いられるマスクを使用 してもよい。例えば、液晶表示装置のアクティブマトリ クスと周辺回路というように、明らかにブロックが距離 を隔てて構成されている場合には、特別なマスクを用い なくても良いが、マトリクスと周辺回路は100μm以 上、好ましくは1mm以上離れていることが望ましい。 【0015】本発明のプロセスは、絶縁基板上に半導体 被膜を形成する工程と、その上にレーザー光に対して透 明な絶縁被膜を形成する工程と、この積層膜に選択的に パルスレーザー光を照射して、半導体被膜の結晶性を改 夢する工程と、その後、低温アニールによってもしくは 先のレーザー照射とは異なる条件のレーザー光を基板の 全面もしくは一部に照射すること、前記半導体被膜の残 りの部分までも結晶化させる工程と、前記絶縁被膜を除 去して、半導体被膜の表面にゲイト絶縁膜を形成する工 程と、さらに、ゲイト電極を形成する工程を基本とす る。その後、このゲイト電極を主たるマスクとして自己 整合的に不純物元素をイオン注入やイオンドービング等 の方法で半導体被膜に導入し、さらにパルスレーザー光 を照射して、前記不純物元素の導入過程で破壊された半 導体被膜の結晶性を改善せしめ、この不純物領域に金属 配線を形成してTFTを完成させる。また、不純物導入 工程は本発明人等の出願であるレーザードーピング (例 えば、特願平4-100479)によって置き換えても よい。本発明においては、ゲイト電極・配線の材料とし てはアルミニウム等の低抵抗の金属材料が好ましい。ま た、本発明で使用するバルスレーザーとしては、Kェ F、ArF、XeCl、XeF等のエキシマーレーザー のような紫外光レーザーが望ましい。

【0016】また、本発明においては、レーザー照射に よって形成される結晶性のよい領域の深さを、本発明人 等の発明である特顧平3-50793に記述されるよう に必要に応じて自由に設定・変更し、結果として活性層 を2層構造として、ソース/ドレイン間のリーク電流を 低減させるような構造としてもよい。

### [0017]

### 【実施例】

(実施例1) 図1に本実施的を示す。本実施的は、 FT型機晶表示装置の周辺回路にレーザー結晶化シリコ ンTFTを、アクティブマトリクス領域に低電アニール による結晶性TFTをそれぞれ使用したものである。こ の場合には、両TFTの活性層を同一プロセスで作製で まる。

【0018】まず、コーニング7059基板101上 に、スパッタ法によって下地酸化膜102を厚さ20~ 200 n m 堆積した。さらに、その上にモノシランもし くはジシランを原料とするプラズマCVD法もしくは減 圧CVD法によって、アモルファスシリコン膜を厚さ5 0~150nm堆積した。このときには、アモルファス シリコン膜中の酸素濃度は10°cm 以下、好ましく は10 cm 以下とすると、低温アニール工程の温度 を下げ、また、アニール時間を短縮することが可能であ る。この目的には減圧CVD法が適している。本実施例 では、酸素濃度は10"cm"以下とした。なお。プラ ズマCVDによってアモルファスシリコン膜を堆積した 場合には、その後に脱水素化の工程が必要である。この アモルファスシリコン膜の上に再びスパッタ法によって 保護の酸化珪素膜 (厚さ10~50nm) 105を形成 した。その後、アクティブマトリクス領域103をフォ トレジスト106等で覆い、周辺回路領域のみを露出さ せた。

10 (19) そして、図1 (A) に示すようにKrFエキシマーレーデー(波長248 nm、バルス幅20 ns ec)を照射して、シリコン膜のうち、領域10 4の結晶性を改善させた。レーザ・装置の構成は、例えば特額 ロス。レーデーのエネルギー密度は200~40 の一人の一人でm、好ましくは250~30 0m J/cm とした。一方、フォトレジストに覆われていた部分10 3にレーザー光が到達しないので、アモルファスシリコンのまであった。その後、フォトレジスト10 6を絵本して、基板も550℃の室来変明気に1時間放置して、アモルファスシリコン機全体を結晶化させた。この結果、領域10 3 も結晶性シリコンとなった。この結

【0020】以上の結晶化工程で得られたシリコン腰の 構造は全く異なったものであった。すなわち、レーザー 駅射された頻減104は、その後に低温アニールされた にも関わらず、結晶は比較的力きかった。この結果、高 移動度が可能となった。一方、領域103比低温アニー ルによって結晶化されたのであるが、比較的小さな近 からなっていた。以上の工程を逆にして、先に低温アニールを行い、その後レーザー側針を行うと、領域104 は領域103と同じ小さな結晶から構成されることにな ス

【0021】その後、これらのS:膜を島状にバターニングし、例えば、図1(B)のように、周辺回路の島状 解域107とアッティブマトリクス領域の馬状領域10 8を形成した。さらに、これらの島状領域を覆って、ス バッタ法によって酸化阻素膜を形成し、これをゲイト絶 練費109とした。その後、原と200m~5amの アルミニウム膜を電子ビーム高着法によって形成して、これをパターニングし、各島状領域にゲイト電車を形成 した。

【0022】 さらに、基板を電解溶液に浸してゲイト管 総に電液を通じ、その関側に陽極酸化物の層形成し た。なお、この際には、本を例入等の発明である特膜平 4-30220、同4-38637および同4-543 22に示される如く、房辺四路微鏡域の下下の陽極酸化 瞬を薄くして移動度を向上せしめ、また、アクティブマ トリクス部の下下の陽極酸性限を厚くしてゲイトリー クを防止するという構成を収えて上が空ましていか、本実 施例では、いずれも陽極酸化限の厚さは200~250 nmとした。以上の工程によって各TFTのゲイト電極 部110~112が作製された。

【0024】その後、図1 (C) に示すようにKtFエ キシマーレーザー (被長248nm、パルス幅20ns ec) を照射して、起れ不時時就の導入によって、結 品性の劣化した部分の結晶性を改善させた。レーザーの エネルギー密度は200~400mJ/cm<sup>\*</sup>、好まし くは250~300mJ/cm<sup>\*</sup>とた。

【0025】この結果、N型の領域113、115、およびP型の領域114が形成された。これらの領域のシート抵抗は200~8004人口であった。また、同時に活性領域116~118も形成されたが、このうち、活性領域116~118も形成されたが、このうち、活性領域116~118も形成されたが、このうち、活性領域118とは低間アニールによって結晶化され、また、活性領域118とは低間アニールによって結晶化され、その後、全面に帰即急緩物119として、スパック法によって酸化建業膨を厚さ300~1000 nm形成した。これは、ブラズマCVD法による酸化建業膜であってもよい。特に、下EOSを原料とするブラスマCVD法ではステップカバレージの良好な酸化比集

膜が得られる。

【0026】その後、無素拡幅120として、スパック 法によって1TO膜を形成し、これをパターニングした。そして、TFTのソースグドレイン(不秘密版域) にコンクタトホールを形成し、クロム配解121~12 4を形成した。図1(D)には左側のNTFTとPTF Tでインバーク国路が形成なたいることが示されている。 記解121~124は、シート抵抗をさげるためクロムあるいは霊化チグシを下地とするアルミニウムとの 参照起解であってもい。最後に、水素中で350℃で 2時間アニールして、シリコン機のダングリングボンド を減らした。以上の工程によって周辺回路とアクティブ マトリクス回路を一体化して新放できた。

【0027】 (集進例2) 図2に本実施例を示す。本 実施例は、TFT型液晶表示装置の周辺回路とアクティ ブマトリクス双方にレーザー結晶化シリコンTFTを使 用したものである。当然、両TFTの活性層を同一プロ セスで作製できる。しかしながら、レーザー結晶化の条 件はそれぞ用象なる。

【0028】まず、コーニング7059素板201上 に、スパック法によって下地酸化酸202を厚さ20~ 200nm非様した。さらに、その上にモノンランもし くはジシランを原料とするプラズマCVD比もしくは珍 匠CVD法によって、アモルンフスシリコン酸を厚さ5 0~150nm堆積した。なお。プラズマCVDによっ てアモルファスシリコン級・堆積した場合には、その後 に脱水素化の工程が必要である。このアモルファスシリ コン膜の上に再びスパック法によって保護の酸化は素 板を石英製のタルマスク206で覆った。メクルマス クは、アクティブマトリクス領域2030上にはに 源207によって確われており、周辺回路領域のみレー ザー光が透過さるとかである。

【0029】そして、図2(A)に示すようにKrFエキンマーレーザー(波長248nm、パルス種20nsec)を開始して、シリコン酸のうち、額域204の筋晶性を改善させた。レーザーのエネルギー形度は300mJ/cm。、10ショットとした。一方、メタルマスク206に繰りれていた部分203にはレーザー光が到速しないので、アモルファスシリコンのままであった。その後、メタルマスク208をかし、図2(B)に示すように、基体全面にKrFエキシマーレーザー(版長248nm、パルス幅20nsec)を開射して、領域203を含む全てのシリコン機の結晶性を改善させた。レーザーのエネルギー密度は250mJ/cm。、10ショットとした。この結果、領域203も結晶性シリコン208とたった。この結果、領域203も結晶性シリコン208とたった。

【0030】以上の結晶化工程で得られたシリコン膜の 構造は全く異なったものであった。すなわち、最初にレ ー・ザー服好された領域204は、その後に別の条件でレ ーザー服制されたものの、結晶は比較的大きかった。この結果、高移動度が可能となった。一方、領域203は比較的小なな結構からなっていた。以上の工能を逆にして、先に250mJ/cm<sup>3</sup>のレーザー照射を行い、その後300mJ/cm<sup>0</sup>のレーザー照射を行えば、領域204は同域203时にから構成され高移動度は準成できなかった。

【0031】その後、これらのSi類を島状にバターエングし、例えば、図2(C)のように、周辺回路の島状 領域 209とアクティブマトリクス領域の用状削域 210を形成した。さらに、これらの島状領域を優って、スパッタ版によって酸化性薬服を形成し、これをゲイト船 終験 211とした。その後、甲含200m~万か にって形成して、これをパターニングし、 名島状領域にゲイト 電標を形成し、実施側1と同様に陽極酸化を施して、ゲイト電機を形成 212~214を形成した。

【0033】その後、図2 (D) に示すようにKrFエキシマーレーザー(設長248nm、パルス幅20ns ec) を限れて、記元不時時級の導入によって、結晶性の劣化した部分の結晶性を改善させた。レーザーのエネルギー密度は200~400mJ/cm<sup>1</sup>、好ましくは250~300mJ/cm<sup>2</sup>とた。

【0034】この結果、N型の側域215、217、およびP型の側域216が形成された。これらの傾域20~ トル抵抗120~8000人一であった。また、同時に活性領域218~220も形成された。その後、全面に層間治療物221として、スパック差によって酸化粧素膜を厚至300~1000 m形成した。これは、プラズマCVD法による酸化性素膜であってもよい、特に、TEOSを照料とするプラズマCVD法ではステップがバレージの具好な酸化性素膜が得られる。

【0035】その後、画楽電幅222として、スペッタ 法によってITO膜を形成し、これをパターニングし た。そして、TFTのソース/ドレイン(不純物領域) にコンタクトホールを形成し、クロム配線223~22 6を形成した。図2(E)には左側のNTFTとPTF 下でインパーク国路が形成されていることが示されてい る。配線223~226は、シート抵抗をさげるためク ロムあるいは変化チタンを下地とするアルミニウムとの 多層配線であってもよい。最後に、水素中で350℃ 2時間アニールして、シリコン腰のダングリングポンド を減らした。以上の工程によって周辺回路とアクティブ マトリクス回路を一体化して形成できた。

【0036】 (実施別3) 図3に本実施制を示す。本 実施別は、TFT型改畫表示装置の周辺回路とアクティ プマトリクス双方にレーザー結晶化シリコンTFTを使 用したものである。当然、両TFTの活性類を同一プロ セスで作製できる。しかしながら、レーザー結晶化の条 体はそれを見ぬなる。

【0037】まず、コーニング7059基板301上 に、スパッタ法によって下地酸化膜302を厚さ20~ 200mm堆積した。さらに、その上にモノシランもし くはジシランを原料とするプラズマCVD法もしくは減 ECVD法によって、アモルファスシリコン膜を厚さ5 0~150nm堆積した。なお。プラズマCVDによっ てアモルファスシリコン膜を堆積した場合には、その後 に脱水素化の工程が必要である。このアモルファスシリ コン師の上に再びスパッタ法によって保護の酸化珪素膜 (厚さ10~50nm) 305を形成した。そして、図 3 (A) に示すようにKrFエキシマーレーザー (波長 248nm、パルス幅20nsec) を周辺回路領域3 04のみに照射して、該領域の結晶性を改善させた。レ ーザーのエネルギー密度は300mJ/cm 、10シ ョットとした。一方、レーザーの照射されなかった部分 303はアモルファスシリコンのままであった。その 後、図3(B)に示すように、基板全面にKrFエキシ マーレーザー (波長248 nm、パルス幅20 n s e c) を照射して、領域303を含む全てのシリコン膜の 結晶性を改善させた。レーザーのエネルギー密度は25 0 m J / c m 、10ショットとした。この結果、領域 303も結晶性シリコン306となった。

【0038】以上の結晶化工程で得られたシリコン腰の 構造は全く異なったものであった。すなわち、最初にレーデー服制された刻弦304比、その後に別の条件でレーデー照射されたものの、結晶は比較的大きかった。この結果、高移動度が可能となった。一方、観路303比較的小さな結晶からなっていた。もし、以上の工程を逆にして、先に250mJ/cmのレーザー照射をおこない、その後、300mJ/cmプレーザー照射をおこなた。(複成304位領域3030周ピルさな結晶から構成され、高移動度は建成できなかった。

【0039】その後、これらのSi膜を島状にバターニングし、例えば、図3(C)のように、例辺回路の島状 領域307とアクティブマトリクス領域のあ光領域30 8を形成した。さらに、これらの島状領域を覆って、ス パッタ法によって酸化性素膜を形成し、これをゲイト絶 練費309とした。その後、厚さ200mm~5μmの アルミニウム機を電子ビー人患着法によって形成して、 これをバターニングし、各島状領域にゲイト電極を形成 し、実施例1と同様に聯極酸化を施して、ゲイト電極部 310~312を形成した。

【0040】その後、イオンドーピング告によって、各 アドアの島状シリコン膜叩に、ゲイト電極節(けなわち グイト電極を2の周囲の陽極配膜)をマスクとして自 己盤合的に不締物を注入した。この際には、最初に全面 にフォスフィン(PH<sub>4</sub>)をドーピングガスとして協立 だ入し、その後、図の島外領域307の左側とアクティ ブマトリクメ領域をフォトレジストで優って、ジボラン (B, H<sub>4</sub>)をドーピングガスとして、島外領300 の右側だけに職素を注入した。ドーズ量は、領は2~8 ×10° cm、、標素は4~10×10° cm とし、 細書のドース量が機を上回るよりに設定した。

【0041】その後、図3(D)に示すようにKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照析して、上部不無純領域の導入によって、結晶性の劣化した部分の結晶性を改善させた。レーザーのエネルギー被度は20~40mJ/cm。、好ましくは250~30mJ/cm。とした。

【0042】この結果、N型の領域313、315、3 よびP型の領域314が形成された。これらの領域のシート抵抗は20~8000人プロやのつた。また、同時に活性領域316~318も形成された。その後、全面に周間総様物319として、スパッタ法によって酸化珪素機を厚さ30~1000 nm形成した。これは、プラズマCVD法による酸化珪素膜であってもよい、特に、TEOSを原料とするプラズマCVD法にはステップカバレージの良好な酸化珪素膜が得られる。

【0043】その後、画素電橋320として、スパッタ 法によって「TO膜を形成し、これをパターニングし た。そして、下FTのツーズ/ドレイン(不参射収成) にコンタクトホールを形成し、クロム配線321~32 4を形成した。図3(E)には左側のNTFTとPTF でインパーク回路が形成されていることが含れている。 配線321~324は、シート抵抗をさげるためク ロムあるいは霊化チタンを下地とするアルミニウムとの 多部配線であってもよい。最後は、大気圧の大事で3 00℃で2時間アニールして、シリコン膜のダングリン グボンドを被らした。以上の工程によって両点回路とア ラティブマトリクス回路を一体化して形成できた。

[0044] [実施例4] 図4に本実施例を示す。本 実施例は、TPT型液晶素示装置の周辺回路とアクティ ブマトリクス双方にレーザー結晶化シリコンTPTを使 用したものである。当然、両TPTの活性層を同一プロ セスで作撃できる。しかしながら、レーザー結晶化の条 件はそれぞ具集なる。

【0045】まず、コーニング7059基板401上 に、スパッタ法によって下地酸化膜402を厚さ20~ 200nm堆積した。さらに、その上にモノシランもし くはジンランを原料とするプラズマCVD港もしくは減 圧CVD法によって、アモルファスシリコン様を厚さ の~150 n m 地域した。なお。プラズマCVDによっ てアモルファスシリコン様を権限した場合には、その後 に脱水業化の工程が必要である。このアモルファスシリ コン機の上に呼びスパックがによって保護の酸化速素様 (厚き10~50 n m) 405を形成した。その後、基 歌を石炭製のタルマスタ406で覆かた。メクルマス クは、アクティブマトリクス領域403の上部は金属被 様407によって確われており、周辺回路領域のみレー ザー光が透過するとかである。

【0046】そして、図4(A)に示すようにKrFエキシャーレーザー(接長248nm、バルス幅20nsec)を開発して、シリコン概のうち、散焼404の結晶性を改善させた。レーザーのエネルギー密度は300mJ/cm、10ショットとした。一方、メタルマスク406に開われていた部分403にはレーザー光が到達しないので、アモルファスシリコンのままであった。その後、メタルマスク406を外し、新たに別のメタルマスク408を基板上に厳いた。メタルマスク408は民辺回影能減4040部分のみ金属被減409で覆われている。そして、図4(B)に示すように、基板全画にKrFエキシマーレーザー(減長248nm、バルスを加にKrFエキシマーレーザー(減長248nm、バルスの184によりでは、100%の184にで、100

[0047]以上の結晶化工程で得られたシリコン様の 構造は全く異なったものであった。すなわち、最初にレ ーザー照射をおた領域4041は結晶は比較的大きかっ た。この結果、高移動度が可能となった。一方、信載4 03は比較的小さな結晶からなっていた。本実施例では 上配の工程を送にしても構つない。

[00.48] その後、これものSi酸を島状にバターニングし、例えば、阪4 (C) のように、周辺回路の島状 繁城 4 10 とアクティブマトリクス 銀域の風状 領域 4 1 を形成した。さらに、これらの島状領域を優って、ス終 練興 4 1 2 とした。その後、野さ 2 0 0 1 m ~5  $\mu$  m の アルミーウム膜を電子ビーム蒸着法によって形成して、これをパターニングし、各島状領域にゲイト電梯を形成し、実施例 1 と同様に掲帳機化を施して、ゲイト電橋部 4 1 3 ~ 4 1 5 を形成した。

【0049】その後、イオンドーピング店によって、各 TFTの場状シリコン壊中に、ゲイト電極部(十なわち ゲイト電機とその原国の陽極酸化例)をマみとして自 己整合的に不純物を注入した。この際には、最初に全面 にフォスフィン( $PH_{\rm s}$ )をドーピングガスとして降を 注入し、その後、図の動状領域410の左側とアクティ ブマトリクス領域をフォトンジオトで覆って、ジボラン ( $B_{\rm s}H_{\rm s}$ )をドーピングガスとして、島状領域410 の右側だけに翻奏を注入した。ドーズ量は、燐は $2\sim 8$   $\times 10^{15}$  cm $^{-2}$  とし、翻奏のドーズ量が換を上回るように設定した。

【0050】その後、図4(D)に示すようにKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を開格して、上記不動的版域の導入しまって、結晶性の劣化した部分の結晶性を改善させた。レーザーのエネルギー密度は200~400mJ/cm、好ましくは250~300mJ/cm とした。

【0051】 この結果、N型の領域416、418、法 よびP型の領域417が形成された。これらの領域のシート抵抗は200~80000/口であった。また、同時 に活性領域419~421も形成された。その後、全面 に房間的経験422として、スパッタ法によって%化達 素膜を厚さる0~1000 nm形成した。これは、ブ ラズマCVD法による酸化達素模であってもよい、特 に、TEOSを解料とするグラズマCVD法ではステッ ブカバレージの身好な酸化生素膜が得られる。

【0052】その後、画客電極423として、スパック 法によって「TO膜を形成し、これをパターニングし た。そして、下下下のツーエンドレイン(不純物領域) にコンタクトホールを形成し、クロム配線424~42 7を形成した。図4(E)には左側のNFFTとPF 下でインパーク回路が形成されていることが示されてい る。配線424~427は、シート抵抗をさげるためク ロムあるいは変化チタンを下地とするアルミニウムとの 多層起線であってもよい。最後に、水素中で350℃で 2時間アニールして、シリニン膜のダングリングボンド を減らした。以上の工程によって周辺回路とアクティブ マトリクス回路を一体化して形成できた。

【0053】本実施例では、マスクを2種類使用した が、必要によっては3種類以上のマスクを使用してもよ く、また、実施例1や実施例2を併用しても、より一層 の効果を得ることができる。

#### [0054]

【発明の効果】 本発明によって、低温で極めて歩留すよく下午でを作製することが出来た。そして、実施例において示したように本発明を利用して1枚の本原とに様々な下FTを形成することができた。これはFFTが必要とする特性をレーザー照射による結晶化によって自由に設定できるかのである。このため、例えば、アクティブマトリクス型減ぬのFFTと周辺回路領域のTFTの特性を最適なのとすることができ、その形を大変では、従来の方法では得られることのない優れた電気的特性を有するものを得ることができた。しかも、それで表質的に同一プロセスによって製造することができたのである。従来でわれば、例えば周辺回路は10のTABは終端の方法によって作業せればならず、そのためにコスト上昇分をしていたが、本発明ではそのような問題は

ほぼ解決された	と。実施例では示さなかったが、本発明を	106	マスク (フォレジスト)
	Cやその他のICの上にさらに半導体回路	107	島状半導体領域(周辺回路用)
を積み重ねると	といういわゆる立体ICを形成することに	108	島状半導体領域 (マトリクス用)
用いてもよい。		109	ゲイト絶縁膜
【図面の簡単だ	に説明1	110	ゲイト電極 (NTFT用)
	月によるTFTの作製方法を示す。	1 1 1	ゲイト電極 (PTFT用)
	月によるTFTの作製方法を示す。	112	ゲイト電極(アクティブマトリクスT
	月によるTFTの作製方法を示す。	FT用)	
	月によるTFTの作製方法を示す。	113, 115	N型不純物領域
【符号の説明】		1 1 4	P型不純物領域
1.0.1	絶縁基板	116~118	活性領域
102	下地酸化膜	1 1 9	層間絶縁物
103	半導体領域(マトリクス領域)	120	画楽電極 (ITO)
103	半導体領域 (周辺回路領域)	121~124	金属配線

